基于图形处置惩罚器的人工智能芯片架构及设计情形

2019.07.05

投稿:周时强部分:盘算机工程与科学学院浏览次数:

活动信息

时间: 2019年07月05日 10:00

所在: 校本部东区盘算机大楼402室

报 告 人:梁晓峣 教授

单    位:上海交通大学 盘算机科学与手艺系

报告时间:7月5日(周五)10:00~11:30

报告所在:校本部东区盘算机大楼402室

邀 请 人:童维勤

报告摘要:

随着人工智能时代的到来,, ,,支持深度学习算力的人工智能芯片已经成为行业的热门。。。。。。报告连系研究小组在GPNPU架构领域近年来一系列的科研效果,, ,,先容了一种兼具通用编程性和专用集成电路低功耗特点的人工智能芯片架构以及设计情形。。。。。。


报告人简介:

梁晓峣,, ,,上海交通大学盘算机科学与工程系教授,, ,,博导及学科带动人。。。。。。博士结业于美国哈佛大学(Harvard University)。。。。。。研究偏向包括盘算机系统结构,, ,,集成电路设计,, ,,人工智能芯片架构等。。。。。。揭晓论文50余篇,, ,,包括国际顶级学术聚会ISCA, HPCA, MICRO, ISSCC, DAC, ICCAD等。。。。。。其中2篇论文入选盘算机系统结构年度最佳论文(IEEE MICRO TOP PICKS)。。。。。。唬;;;竦蒙虾J星嗄晡逅慕闭。。。。。。 


【网站地图】【sitemap】